数字逻辑

第1章 数制与码制 1

1.1 数制 1

1.1.1 进位计数制 1

1.1.2 二进制 2

1.1.3 任意进制转换为十进制 3

1.1.4 十进制转换为任意进制 3

1.2 带符号数的表示 4

1.2.1 原码及其运算 4

1.2.2 反码及其运算 5

1.2.3 补码及其运算 6

1.3 数的浮点表示 7

1.4 数和字符的编码 7

1.4.1 BCD编码 8

1.4.2 格雷码 9

1.4.3 字符编码 9

1.4.4 奇偶校验码 10

1.5 习题 11

2.1.2 逻辑代数的基本运算 12

2.1.1 逻辑代数的定义 12

第2章 逻辑代数 12

2.1 基本概念 12

2.1.3 逻辑代数的复合运算 13

2.2 重要规则 13

2.3 逻辑函数的表达形式 14

2.4 逻辑函数的基本形式和标准形式 15

2.5 代数化简法 18

2.6 卡诺图化简法 20

2.6.1 卡诺图的结构 20

2.6.2 卡诺图的填入 20

2.6.3 卡诺图的性质 22

2.6.4 卡诺图化简逻辑函数 24

2.6.5 含有无关项的化简 26

2.7 习题 26

第3章 集成门电路 28

3.1 正逻辑和负逻辑 28

3.2.1 TTL与非门 29

3.2 TTL门电路 29

3.2.2 TTL与非门的外特性 31

3.2.3 集电极开路输出门(OC门)和三态输出门(TS门) 32

3.3 CMOS集成逻辑门电路 34

3.3.1 CMOS反相器(非门) 35

3.3.2 CMOS与非门 35

3.3.3 CMOS或非门 35

3.3.4 CMOS三态门 35

3.3.5 CMOS漏极开路输出门(OD门) 36

3.3.6 CMOS传输门 37

3.4 习题 37

第4章 组合逻辑电路 41

4.1 组合逻辑电路的分析 42

4.1.1 组合电路的分析步骤 42

4.1.2 组合电路的分析举例 42

4.2.1 设计步骤 44

4.2.2 设计举例 44

4.2 组合逻辑电路设计 44

4.3 加法器 48

4.3.1 半加器和全加器 49

4.3.2 加法器模块 50

4.3.3 加法器的应用 51

4.4 数值比较器 54

4.4.1 一位数值比较器 54

4.4.2 四位数值比较器 54

4.4.3 集成比较器的应用 55

4.5 编码器和译码器 57

4.5.1 编码器 57

4.5.2 译码器 60

4.6 数据选择器和数据分配器 70

4.6.1 数据选择器 70

4.6.2 数据分配器 74

4.7 组合逻辑电路中的竞争与冒险 75

4.7.1 竞争和冒险现象 75

4.7.2 怎样判定电路中有无险象 76

4.7.3 险象的消除和减弱 77

4.8 习题 78

第5章 触发器 81

5.1 基本RS触发器 81

5.1.1 用与非门构成的基本RS触发器 81

5.1.2 用或非门构成的基本RS触发器 83

5.2 钟控触发器 85

5.2.1 钟控RS触发器 85

5.2.2 钟控(电平型)D触发器 86

5.3 主从触发器 86

5.3.1 主从RS触发器 86

5.3.2 主从JK触发器 88

5.4 边沿触发器 90

5.4.1 维持-阻塞D触发器 90

5.4.2 边沿JK触发器 91

5.5 集成触发器 92

5.5.1 集成D触发器 92

5.5.2 集成JK触发器 93

5.6.1 T触发器 94

5.6.2 T触发器(翻转触发器) 94

5.7 各类触发器的相互转换 94

5.7.1 JK触发器转换为D、T、T和RS触发器 94

5.6 其他功能的触发器 94

5.7.2 D触发器转换为JK、T、T和RS触发器 96

5.8.1 触发器的静态参数 97

5.8.2 触发器的动态参数 97

5.8 集成触发器的参数 97

5.9 习题 98

第6章 同步时序逻辑电路 102

6.1 时序逻辑电路的结构和类型 102

6.1.1 时序逻辑电路的结构和特点 102

6.1.2 时序逻辑电路分类 103

6.2 同步时序逻辑电路的分析 104

6.2.1 分析步骤 104

6.2.2 分析举例 104

6.3.1 设计步骤 111

6.3 同步时序逻辑电路的设计 111

6.3.2 建立原始状态图(或状态表) 112

6.3.3 状态化简 116

6.3.4 状态分配 123

6.3.5 同步时序电路设计举例 125

6.4 计数器及其应用 134

6.4.1 计数器的特点和分类 134

6.4.2 n位二进制计数器 134

6.4.3 十进制计数器 139

6.4.4 利用反馈归0法和反馈置数法构成任意进制计数器 144

6.4.5 计数器容量的扩展 145

6.5 寄存器 147

6.5.1 锁存器 147

6.5.2 基本寄存器 147

6.5.3 移位寄存器 148

6.5.4 移位寄存器型计数器 149

6.6 习题 153

7.1 脉冲异步时序逻辑电路 157

第7章 异步时序逻辑电路 157

7.1.1 脉冲异步时序逻辑电路的分析 158

7.1.2 脉冲异步时序逻辑电路的设计 161

7.2 电平异步时序逻辑电路 165

7.2.1 电平异步时序逻辑电路的分析 167

7.2.2 电平异步时序逻辑电路中的竞争与险象 169

7.2.3 电平异步时序逻辑电路设计 171

7.3 习题 175

8.1 概述 177

第8章 可编程逻辑电路 177

8.2 只读存储器 179

8.3 可编程逻辑阵列PLA 182

8.4 可编程阵列逻辑PAL 185

8.5 通用阵列逻辑GAL 190

8.6 现场可编程门阵列FPGA 204

8.7 复合可编程逻辑器件CPLD 209

8.8 习题 212

附录 逻辑符号对照表 215

参考文献 216