- 作 者：王毅主编
- 出 版 社：湘潭：湘潭大学出版社
- 出版年份：2015
- ISBN：9787811283488
- 注意：在使用云解压之前，请认真核对实际PDF页数与内容!
在线云解压
价格(点数)
购买连接
说明
转为PDF格式
7
（在线云解压服务）
云解压服务说明
1、本站所有的云解压默认都是转为PDF格式，该格式图书只能阅读和打印，不能再次编辑。
云解压下载及付费说明
1、所有的电子图书云解压均转换为PDF格式，支持电脑、手机、平板等各类电子设备阅读；可以任意拷贝文件到不同的阅读设备里进行阅读。
2、云解压在提交订单后一般半小时内处理完成,最晚48小时内处理完成。(非工作日购买会延迟)
第1章 EDA基础 1
1.1 EDA简介 1
1.2 Verilog HDL简介 1
1.3 Quartus13.0使用说明 2
第2章 GW48-CP＋＋实验系统 20
2.1 GW48-CP＋＋实验系统简介 20
2.2 GW48-CP＋＋实验系统使用说明 24
2.3 实验电路结构图 27
2.4 GW48系统万能接插口、结构图信号、FPGA芯片引脚关系 31
第3章 数字逻辑与数字电路实验 32
3.1 三人表决电路实验 32
3.2 多路选择器实验 38
3.3 半加器／全加器实验 40
3.4 7段数码显示译码器实验 43
3.5 计数器实验 46
3.6 移位寄存器实验 50
3.7 序列检测器实验 52
3.8 数字频率计实验 54
3.9 数字钟实验 56
3.10 交通灯控制器实验 58
第4章 计算机组成原理实验 60
4.1 4位运算器实验 60
4.2 16位算术逻辑运算／数据通路实验 65
4.3 存储器实验 68
4.4 指令系统实验 73
4.5 单周期CPU实验 75
4.6 多周期CPU实验 77
4.7 中断实验 79
第5章 计算机体系结构实验 81
5.1 流水线CPU设计实验 81
5.2 流水线带CACHE的CPU设计实验 86
附录1 Icarus Verilog开发环境及使用 89
附录2 Verilog HDL语言语法及简介 96
附录3 实验报告的格式及内容 109
附录4 GW48系统万能接插口、结构图信号、FPGA芯片引脚对照表 111
参考文献 114