- 作 者：樊辉娜主编；唐燕影，程珊副主编
- 出 版 社：北京：北京邮电大学出版社
- 出版年份：2011
- ISBN：9787563525560
- 标注页数：243 页
- PDF页数：251 页
请阅读订购服务说明与试读!
订购服务说明
1、本站所有的书默认都是PDF格式，该格式图书只能阅读和打印，不能再次编辑。
2、除分上下册或者多册的情况下，一般PDF页数一定要大于标注页数才建议下单购买。【本资源251 ≥243页】
图书下载及付费说明
1、所有的电子图书为PDF格式，支持电脑、手机、平板等各类电子设备阅读；可以任意拷贝文件到不同的阅读设备里进行阅读。
2、电子图书在提交订单后一般半小时内处理完成,最晚48小时内处理完成。(非工作日购买会延迟)
3、所有的电子图书都是原书直接扫描方式制作而成。
第1篇 Protel DXP应用与印制电路板设计 1
Protel DXP软件概述 1
项目1电源电路的原理图设计与制板 10
任务1-1 Protel DXP文件管理 10
任务1-2 Protel DXP原理图设计环境的设置 15
任务1-3 Protel DXP的原理图绘制 22
任务1-4生成原理图报表及打印原理图 35
任务1-5元件符号的制作与建立元件库 43
任务1-6元件封装制作与建立封装库 57
任务1-7印制电路板的设计 66
项目2四端口串行接口层次电路的设计 88
任务2-1四端口串行接口电路的层次原理图 88
习题 99
第2篇 Multisim 2001设计仿真 102
Multisim 2001软件概述 102
项目3直流稳压源与放大电路的设计仿真 109
任务3-1直流稳压电源的设计与仿真 109
任务3-2单级放大电路的仿真 117
项目4数字钟的设计与仿真 126
任务4-1六十与二十四进制计数器的设计与仿真（用芯片74160实现） 126
任务4-2数字钟的设计与仿真 133
习题 139
第3篇 Quartus Ⅱ软件应用及VHDL语言设计 142
FPGA/CPLD简介 142
VHDL语言 149
项目5基于VHDL语言的数字钟的设计 162
任务5-1原理图输入设计法——一位全加器的设计 162
任务5-2 VHDL文本输入设计法——计数器分频器的时序设计 169
任务5-3 7段数码显示译码器设计及动态扫描显示电路的VHDL设计 182
任务5-4层次设计法实现系统级电路设计 187
任务5-5数字钟的总体设计 194
项目6基于状态机的8路彩灯控制器 205
任务6-1基于状态机的8路彩灯花型循环控制模块的设计 205
任务6-2基于状态机的8路彩灯VHDL总体设计 218
习题 224
附录1 VHDL设计常用程序 226
1-1门电路的程序设计 226
1-2常用组合电路的设计 229
1-3时序逻辑电路的程序设计 233
附录2 Protel DXP元件库集锦 239
绘图员级考试大纲 241
参考文献 243