- 作 者：涂敦兰著
- 出 版 社：成都：西南交通大学出版社
- 出版年份：2017
- ISBN：9787564356798
- 注意：在使用云解压之前，请认真核对实际PDF页数与内容!
在线云解压
价格(点数)
购买连接
说明
转为PDF格式
8
（在线云解压服务）
云解压服务说明
1、本站所有的云解压默认都是转为PDF格式，该格式图书只能阅读和打印，不能再次编辑。
云解压下载及付费说明
1、所有的电子图书云解压均转换为PDF格式，支持电脑、手机、平板等各类电子设备阅读；可以任意拷贝文件到不同的阅读设备里进行阅读。
2、云解压在提交订单后一般半小时内处理完成,最晚48小时内处理完成。(非工作日购买会延迟)
情景1 概述 1
1.1 EDA技术及其发展 1
1.2 EDA技术实现目标 2
1.3 硬件描述语言VHDL 4
1.4 VHDL综合 5
1.5 基于VHDL的自顶向下设计方法 6
1.6 EDA技术的优势 7
1.7 EDA的发展趋势 8
情景2 EDA设计流程及其工具 9
2.1 EDA设计流程 9
2.2 ASIC及其设计流程 11
2.3 常用EDA工具 13
2.4 QuartusⅡ简介 14
2.5 IP核概念介绍 15
情景3 FPGA/CPLD结构与应用 17
3.1 概述 17
3.2 简单可编程逻辑器件原理 18
情景4 VHDL设计初步 25
4.1 多路选择器的VHDL描述 25
4.2 寄存器描述及其VHDL语言现象 30
4.3 1位二进制全加器的VHDL描述 36
4.4 计数器设计 40
4.5 一般加法计数器设计 43
情景5 QuartusⅡ应用向导 48
5.1 基本设计流程 48
5.2 Quartus：工程示例 52
情景6 VHDL设计进阶 66
6.1 VHDL语法要素 66
6.2 VHDL语言顺序语句 82
6.3 VHDL并行语句 96
6.4 子程序 109
情景7 状态机设计 122
7.1 状态机的定义 122
7.2 状态机的分类 122
7.3 状态机的设计步骤 123
7.4 Mealy型状态机设计 123
7.5 Mealy状态机优化 127
7.6 Moore型有限状态机设计 129
情景8 实验练习 138
实验一 组合逻辑3-8译码器的设计 138
实验二 组合逻辑电路的设计 152
实验三 触发器功能的模拟实现 155
实验四 扫描显示驱动电路 157
实验五 计数器及时序电路 158
实验六 数字钟（综合实验） 162
实验七 字符发生器 164
参考文献 166