- 作 者：李洪革编著
- 出 版 社：北京：电子工业出版社
- 出版年份：2011
- ISBN：9787121120701
- 标注页数：329 页
- PDF页数：334 页
请阅读订购服务说明与试读!
订购服务说明
1、本站所有的书默认都是PDF格式，该格式图书只能阅读和打印，不能再次编辑。
2、除分上下册或者多册的情况下，一般PDF页数一定要大于标注页数才建议下单购买。【本资源334 ≥329页】
图书下载及付费说明
1、所有的电子图书为PDF格式，支持电脑、手机、平板等各类电子设备阅读；可以任意拷贝文件到不同的阅读设备里进行阅读。
2、电子图书在提交订单后一般半小时内处理完成,最晚48小时内处理完成。(非工作日购买会延迟)
3、所有的电子图书都是原书直接扫描方式制作而成。
第1章FPGA/ASIC设计方法概述 1
1.1电子系统发展历史 1
1.2高性能集成化设计 2
1.3数字集成化设计流程 3
1.4数字系统实现方法 5
1.5集成化设计发展趋势 8
1.6集成设计应用前景 10
习题 11
参考文献 11
第2章Verilog硬件描述语言 12
2.1基本概念 12
2.2 Verilog HDL基本结构 13
2.3模块与声明 14
2.3.1模块命名 14
2.3.2信号命名 15
2.3.3端口声明 16
2.3.4变量声明 16
2.3.5include与define 16
2.3.6代码编写规范 16
2.4数据类型与运算符 17
2.4.1数字声明 17
2.4.2数值逻辑 18
2.4.3常量数据类型 18
2.4.4数据类型 19
2.4.5运算符和表达式 21
2.5行为建模 22
2.5.1行为描述模块 22
2.5.2条件语句 27
2.5.3循环语句 28
2.5.4任务与函数 30
2.5.5混合设模式 31
2.5.6测试激励 32
2.6 Verilog—2001设计规则 36
2.7 Verilog基本模块 40
2.7.1组合逻辑 40
2.7.2时序逻辑 44
2.8本章小结 47
习题 48
参考文献 48
第3章 高性能电路设计 49
3.1电路面积优化 50
3.1.1代码编写优化 50
3.1.2条件语句处理 51
3.1.3资源共享 53
3.1.4时序电路的优化 58
3.2高速电路设计 62
3.2.1 逻辑与结构 62
3.2.2关键路径 65
3.2.3迟置信号处理 66
3.2.4流水线设计 69
3.3模块接口设计 74
3.3.1数据流 74
3.3.2模块间的协议传输 75
3.4复位信号与毛刺消除 79
3.4.1复位信号 79
3.4.2毛刺消除 84
习题 86
参考文献 88
第4章 运算单元与结构 89
4.1数值计算 89
4.2加法器 91
4.2.1加法器 91
4.2.2超前进位加法器 92
4.2.3进位旁路加法器 95
4.2.4进位选择加法器 98
4.3乘法器 99
4.3.1阵列乘法器 100
4.3.2高速乘法器 104
4.4数字信号处理 113
4.4.1有限冲激响应滤波器 114
4.4.2无限冲激响应滤波器 118
4.4.3脉动阵列 118
4.5有限域GF （2n）运算 121
4.5.1定义 121
4.5.2有限域多项式 122
习题 124
参考文献 124
第5章 状态机与数据路径 125
5.1有限状态机 125
5.1.1基本概念 125
5.1.2状态机分类 126
5.1.3状态机描述方法 132
5.1.4状态机的编码风格 143
5.1.5可综合的FSM编码 149
5.1.6状态机的优化 151
5.1.7状态机容错和设计准则 152
5.2数据路径 154
5.2.1概述 154
5.2.2时间调度与分配 155
5.2.3数据路径设计实例 161
习题 165
参考文献 166
第6章 时序与时钟 167
6.1时序电路 167
6.1.1基本概念 167
6.1.2稳态与亚稳态 168
6.1.3时钟信号 169
6.1.4时钟分布 172
6.1.5电路延时 174
6.2时钟域 174
6.2.1同步与异步 174
6.2.2异步电路通信 176
6.2.3多时钟域复位问题 190
习题 193
参考文献 194
第7章 低功耗设计 195
7.1基本原理 196
7.1.1动态开关功耗 196
7.1.2短路功耗 197
7.1.3静态功率消耗 198
7.2低功耗设计方法 199
7.2.1系统级低功耗法 200
7.2.2算法级低功耗法 200
7.2.3结构级低功耗法 201
7.2.4电路级低功耗法 203
7.2.5泄漏功耗消减法 210
习题 212
参考文献 212
第8章FPGA与可重构计算 213
8.1可重构器件 213
8.1.1可重构器件现状 213
8.1.2可重构的分类 214
8.2可重构电路结构 215
8.2.1 FPGA电路结构 215
8.2.2动态可重构系统 229
8.2.3专用可重构系统 232
参考文献 238
第9章 数字系统设计实例 239
9.1 AES加解密系统 239
9.1.1 AES算法概述 239
9.1.2 AFS算法结构 239
9.1.3芯片内部电路系统架构 241
9.1.4芯片硬件描述 244
9.2通信基带系统 249
9.2.1无线通信系统 249
9.2.2 RFID基带设计 250
参考文献 264
第10章FPGA设计方法 265
10.1新建工程 265
10.2新建代码 266
10.3代码仿真 269
10.4 IP Core的使用 276
10.5逻辑综合 279
10.6配置实现 281
10.7分析、报告 285
10.8测试 286
参考文献 292
第11章ASIC设计方法 293
11.1 ASIC定义及设计流程 293
11.2逻辑综合 295
11.2.1逻辑综合工具Design Compiler介绍 295
11.2.2 DC基本概念 297
11.2.3 DC设计流程 299
11.3布局布线物理设计 311
11.3.1 FloorPlan 314
11.3.2 Timing Setup 318
11.3.3 Placement 318
11.3.5 CTS 318
11.3.5 Route 321
11.3.6 DFM 324
11.4版图验证、修正 327
11.4.1版图验证 328
11.4.2后仿真 328
11.4.3流片 328
参考文献 328