纳米数字集成电路的偏差效应分析与优化

第1章 绪论 1

1.1 工艺偏差 2

1.2 NBTI效应 5

1.3 章节组织结构 9

第一部分 电路级参数偏差分析和优化 15

第2章 国内外研究现状 15

2.1 硅前老化分析和预测 15

2.1.1 反应-扩散模型 15

2.1.2 基于额定参数值的NBTI模型 17

2.1.3 考虑工艺偏差的老化统计模型和分析 21

2.2 在线电路老化预测 25

2.2.1 基于时延监测原理的在线老化预测方法 25

2.2.2 超速时延测试 28

2.2.3 基于测量漏电变化原理的在线老化预测方法 35

2.3 相关的优化方法 37

2.3.1 电路级优化 37

2.3.2 体系结构级优化 39

第3章 面向工作负载的电路老化分析和预测 40

3.1 老化分析和预测方法概述 40

3.2 关键通路和关键门的识别 41

3.2.1 潜在关键通路识别 42

3.2.2 潜在关键通路的精简 43

3.2.3 关键门的识别 46

3.3 占空比的求解 46

3.3.1 时延约束 48

3.3.2 占空比取值约束 49

3.4 实验及结果分析 50

3.5 本章小结 53

第4章 电路老化的统计预测和优化 54

4.1 硅前电路老化的统计预测和优化 55

4.1.1 门级老化统计模型 55

4.1.2 统计关键门的识别 59

4.1.3 门设计尺寸缩放算法 61

4.1.4 实验及结果分析 62

4.2 硅前和硅后协同的电路老化统计分析和预测 66

4.2.1 方法概述 67

4.2.2 目标通路的识别 68

4.2.3 硅后学习 69

4.2.4 实验及结果分析 71

4.3 本章小结 74

第5章 在线电路老化预测 75

5.1 基于时延监测原理的在线电路老化预测方法 75

5.1.1 双功能时钟信号生成电路 77

5.1.2 抗工艺偏差影响的设计考虑 84

5.1.3 实验及结果分析 85

5.1.4 本节小结 94

5.2 基于测量漏电变化原理的在线电路老化预测方法 94

5.2.1 漏电变化与时延变化之间相关性的刻画 96

5.2.2 漏电变化的测量 99

5.2.3 实验及结果分析 102

5.2.4 本节小结 106

第6章 多向量方法优化电路老化和漏电 107

6.1 单独优化NBTI效应导致的电路老化 108

6.1.1 控制向量的生成 108

6.1.2 最佳占空比的求解 110

6.1.3 硬件实现 111

6.1.4 实验及结果分析 112

6.2 电路老化和静态漏电的协同优化 113

6.2.1 协同优化模型 115

6.2.2 最佳占空比的求解 116

6.2.3 实验及结果分析 117

6.3 本章小结 120

第二部分 系统级参数偏差分析和优化 123

第7章 参数偏差在系统级的表现和影响 123

7.1 参数偏差对于多核处理器性能的影响 123

7.2 基于电压／频率岛的全局异步-局部同步设计方法 125

第8章 相关的国内外研究现状 127

8.1 系统级偏差建模和分析方法 127

8.2 基于全局异步-局部同步设计的系统级偏差优化方法 129

第9章 参数良品率感知的多处理器片上系统能耗统计优化方法 133

9.1 背景知识介绍 134

9.1.1 目标平台与应用 134

9.1.2 能耗模型 135

9.1.3 延迟模型 136

9.1.4 统计任务调度 136

9.2 统计能耗优化方法 137

9.2.1 问题归纳 137

9.2.2 优化方法概述 137

9.2.3 统计偏差模拟 138

9.2.4 统计能耗优化 141

9.2.5 统计任务调度和操作电压配置 142

9.2.6 统计电压／频率岛划分 144

9.3 实验数据及分析 145

9.3.1 实验环境 145

9.3.2 实验结果 146

9.4 本章小结 151

第10章 面向三维多核片上系统的热感知硅后能耗优化方法 152

10.1 背景知识介绍 153

10.1.1 目标平台与应用 153

10.1.2 面向三维SoC的能耗模型和延迟模型 154

10.1.3 三维热模型 154

10.1.4 面向三维芯片的统计偏差模拟 155

10.2 优化框架 156

10.2.1 能效感知的任务调度 157

10.2.2 任务迁移算法 160

10.3 实验结果及分析 163

10.3.1 实验配置及说明 163

10.3.2 实验结果 165

10.4 结论 168

参考文献 169