- 作 者：张庆玲，侯睿，王晓银编著
- 出 版 社：北京：航空工业出版社
- 出版年份：2008
- ISBN：9787802431669
- 标注页数：134 页
- PDF页数：141 页
请阅读订购服务说明与试读!
订购服务说明
1、本站所有的书默认都是PDF格式，该格式图书只能阅读和打印，不能再次编辑。
2、除分上下册或者多册的情况下，一般PDF页数一定要大于标注页数才建议下单购买。【本资源141 ≥134页】
图书下载及付费说明
1、所有的电子图书为PDF格式，支持电脑、手机、平板等各类电子设备阅读；可以任意拷贝文件到不同的阅读设备里进行阅读。
2、电子图书在提交订单后一般半小时内处理完成,最晚48小时内处理完成。(非工作日购买会延迟)
3、所有的电子图书都是原书直接扫描方式制作而成。
第1章 Max＋plusⅡ和QuartusⅡ软件介绍 1
1.1 Max＋plus Ⅱ软件概述 1
1.2 Max＋plus Ⅱ软件安装 1
1.3 Quartus Ⅱ软件概述 2
1.4 Quartus Ⅱ软件安装 3
1.5 Programmer驱动安装 4
1.6 Quartus Ⅱ软件的Max＋plusⅡ显示 5
1.7用实例说明Max＋plusⅡ软件的使用方法 7
以原理图输入法设计十进制计数器 7
以文本输入法设计流水灯 14
1.8用实例说明Quartus Ⅱ软件的使用方法 16
以原理图输入法设计二十四进制计数器 17
以文本输入法设计 31
第2章 组合逻辑电路实验 37
2.1 8线-3线编码器的设计 37
2.2 BCD七段显示译码器的设计 39
2.3 4选1数据选择器的设计 41
2.4 4位全加器的设计 43
第3章 时序逻辑电路实验 47
3.1同步十进制加法计数器的设计 47
3.2变模计数器（3、 5、 7、 8）的设计 49
3.3单时钟同步十进制可逆计数器的设计 52
3.4串行数据检测器 54
第4章 数字电路系统设计实验 58
4.1数码管的静态、动态显示 58
4.2 8×8点阵的显示 62
4.3汽车尾灯的控制电路 63
4.4 ADC模数转换的控制 70
第5章 实践训练项目 76
5.1一百进制计数器设计 76
5.2秒表的设计 80
5.3显示学号（8位数）的设计 88
5.4三层电梯控制器的设计 89
5.5键盘扫描的设计 97
附录1实验练习参考程序 107
附录1.1组合逻辑电路 107
附录1.2时序逻辑电路 111
附录2 KH-31001型FPGA／CPLD实验系统简介 115
附录2.1应用范围及特点 115
附录2.2系统结构 115
附录2.3硬件说明 116
附录2.4 I／O对照表 128
参考文献 132